Fenestra6502の石数削減の検討

　@hatsugaiさんのFenestra6502。既存の6502にレジスタウィンドウ的なメカニズムを外付けして、関数呼び出しでの引数/結果の受け渡しに関わるコストを劇的に改善している。

　引数の受け渡しおよびローカルな作業エリアはダイレクトページ上に確保し、関数呼び出しとリターンに対応するJSR/RTS命令でこれらの領域がずれて割当てられる。256バイトのダイレクトページは以下の割当て。

%i $00-$3F 　呼び出し元からの引数。RTSでもどる前に結果をここに置く。

%l $40-$7F　ローカル作業エリア。

%o $80-$BF　JSRで呼び出す先の引数を与える。JSR先では%iで参照。

%g $C0-$FF　グローバルエリア JSR/RTSで割当ては変化せず。

%i,%l,%o,%gはSPARCアーキテクチャのレジスタウィンドウに合わせた分類で、役割も同様。

JSR前の$80-$BFが飛び先では$00-$3Fに対応する。

他にレジスタウィンドウを持つアーキテクチャはAMD Am29000、Intel i960、Intel Itanium、クヌースのMMIX。HITACHI H16も似たようなメカニズムを持つ。

　Fenestra6502の仕組みについて。128Kバイトのメモリについて、$100C0~$1FFFFを65C02のアドレス空間に割り当てている。65C02の$0000~$00BF(192バイト)については外付けの回路でアドレス変換を行い、$00000~をダイレクトページ領域として割り当てている。

　アドレス変換はJSR命令で+1、RTS命令で-1するアップダウンカウンタを持ち、ダイレクトページをアクセスするアドレス$0000-$00BFとこのカウンタの値(7bitオフセット：x128)を加算し128Kバイトのメモリ$00000~に変換する。

　カウンタは65C02のスタックが256バイトしかないので、0~127の7bitで充分。(JSR命令で2バイトのアドレスをスタックに積むため)

　Fenestra6502のハードウェアはW65C02Sと制御用のATMEGA164P、128Kx8 SRAM 628128。GAL 22V10 x2、LS74、LS191 x2、LS283 x2、LS257 x2。10cm x 10cmの基板に収めるのはちょっときびしい気がする。GALを活用すればさらに石の数を減らせるんじゃないかと検討してみた。

　Fenestra6502の回路図。(2020/10/14 Rev, 1.2)

検討１：U6 LS74の削減

　INSTDEC(GAL 22V10)はJSR/RTS命令をデコードして次段のLS191に対しカウントアップ/ダウンの指示をしている。このカウンターへの指示はLS74で1サイクル分保持されている。この程度ならINSTDECに吸収できそうだ。

https://gist.github.com/houmei/c130e530cd21b937e0c2ab692abbc41a INST22Q.PLD

　FFの初期化のためのRESETを追加。これでU6 LS74をなくすことができる。

検討２：デコーダとカウンタの統合

　カウンターは7bitあればよい。これと命令デコード部分を１つのGALでできないか？

　SYNC信号は命令フェッチのタイミングを示す。この立ち下がりのタイミングでデータバスに乗る命令をデコードし、そのままカウンタのアップ/ダウンを指示すればいけそうな気がする。SYNC信号を反転してその立ち上がりで動かせばよさそう。こういうのは昔の汎用ロジックの使い方っぽい。SYNC信号は!SYNCOUTとして反転出力し、それをGAL 22V10のCLK入力に与える。

　命令デコードは8bitのデータバスを扱うためこれをそのままカウンタ回路につなごうとすると項数オーバーでパンクしてしまう。そこでデコード結果はいったんDU,CTEN出力として割り当て、フィードバックループでぐるっと回して入力信号に与える。

　これで命令デコーダとカウンタはGAL 1個に入った。検討1での代わりに使うとLS74、LS191 x2の計3個を削減できる。そのかわりWR/RDなどの信号が扱えなくなるがこれは後で別のGALに追い出す。

https://gist.github.com/houmei/15200ba5cba0b7c1f2282d67f5fabcfa CT7INS22.PLD

検討３：加算器をインクリメンタに変更

　カウンタの出力7bitはアドレスA[13:7]に対応する。これにゼロページの変換対象となるアドレス$0000~$00BFが加算されるが、この下7bit A[6:0]はそのままスルーでA[7]のみカウンタの値と加算される。これは全加算器ではなく+1インクリメンタで充分。

A[14]はカウンタの値が繰り上がった時に'1'だけど実質常に'0'。A[15]は常に'0'。

SRAMに与えるアドレスYA7はGALのU4 ADDRDECで生成しているRA7と同等のもの。端子が空いていたので配線の都合がよいように定義しただけ。

インクリメンタが出力するアドレスY15~Y8(ついでにY7)はOEでアウトプットイネーブルの制御を行う。これに65C02からのA15~A8を接続したLS245(新規追加)の出力をSEL信号で選択することによりアドレス変換/無変換後のアドレスをSRAMに与えることができ、LS257 x2を削減できる。

　これで従来の加算器とアドレスセレクタはLS283 x2とLS257 x2の4個を削減、GAL +1、LS245+1。

https://gist.github.com/houmei/61b1b5b993d6b3e78fe0186cc4cafa8f INC128.PLD

検討４：その他の論理

　検討２ではみ出てしまった RAM OEとRAM WEをGAL ADDRDEC(22V10)に押し込む。

https://gist.github.com/houmei/552cdbcd841df929079a73506b85517e ADDR22.PLD

これで最終的にGAL 22V10 x3、LS245 x1になった。あとはレイアウトの都合で端子の配置を手直しすればよさそう。

※これは机上での検討のみで実際には作っていませんのでご注意ください。

　えっamazonにあるの？

5pcs / lot GAL22V10B-15PC GAL22V10B 22V10 DIP-24在庫あり

YA13-JP-R015903

GALでFFを使うための調査

　今さらGALを使う準備のつづき。前回でWinCUPLを使って組み合わせ回路をGALに書き込んで使えるようになったが内蔵しているFFも使えるようになったらさらによろしかろうと思いCUPLでの書き方を調査した。WinCUPLによるコンパイルのみで実チップに書き込んでの確認まではやってないので注意。

　現在入手が容易なのは以下の22V10、16V8。22V10は24ピンパッケージで22本の入力ピン、うち10ピンは出力に設定可能。16V8は20ピンパッケージで18本の入力ピン(制限あり)、うち8ピンは出力に設定可能。

GAL22V10(Lattice)

ATF22V10C(Microchip:旧Atmel)

ATF22LV10C(Microchip:旧Atmel) ←これは3.3VもOK

ATF16V8B(Microchip:旧Atmel)

　CUPLについてのドキュメント。その他、WinCUPLをインストールすると一緒にはいっているexamplesのソースが参考になる。CUPL自体はCPLDなどもターゲットにしているのでデバイス固有の機能が使えるような書き方ができるようになっているが、GALではその一部しか使わない。

ATMEL – WinCUPL UsersManual

Advanced PLD3 ユーザーガイド　言語リファレンス

　題材として8bitのLFSRを作ってみる。このWikipediaに書いてあるフィボナッチLFSRはXORの段数が多くなりコンパイルに不利そうなのでガロアLFSRを採用する。

　WinCUPLでコンパイルしエラーをなくしたソースは以下のGistに置いた。

https://gist.github.com/houmei/6f8f787be45f0e4d91f3f6ec8874f1de

仕様：

・入力クロックにしたがいQ0~Q7が変化する。

・CTEN入力がdisableの間はQ0~Q7をホールドする。

・OE入力がdisableの間はQ0~Q7をハイインピーダンス状態にする。

・RESET入力で非同期にQ0~Q7を0クリアする(LFSRの性質上ずっと0のままになる)。

・PR入力でS0~S7の値をQ0~Q7にセットする。

GAL22V10での記述説明：

Device  G22V10;

　GAL22V10をターゲットとする場合はDEVICE名にG22V10を指定する。

Pin 1 = CLK;

　G22V10はD-FFを10個持つ。FFを使う場合はPin 1がクロック入力となる。

Pin [16..23] = [Q0..7];

　CUPLによるピン宣言では変数名をピン番号に割り当てるだけで入出力は指定できず、式での記述で推定して決められる。例えばある変数が式の左側にあれば、その変数名に対応するピン番号は出力となる。出力となりうるピンはPin 14 ~ Pin 23の10本。[ ]で変数名＋10進数のインデックスを付けてまとめて宣言できる。インデックスは0~31までだがGALでは問題にならない。

[Q0..7].ar = RESET;

　変数名の後に.を付けて拡張子を指定できる。G22V10の場合は出力となる変数名に以下を指定できる。このうち.oeは組み合わせ回路のみの場合でも指定できる。

非同期リセット　.ar

同期プリセット　.sp

アウトプットイネーブル　.oe

D-FF　.d

[Q0..7].sp = 'b'0; /" = [S0..S7] & PR;  NG ! "/

　同期プリセットについては当初 S0 & PRのようにプリセットできるような式を書いていたがWinCUPL

で" excessive number of product item"が出てコンパイルエラーとなった。ここはGALの構造上１つの信号しか接続できないので組み合わせ論理をともなう式が書けない。よって無効にした。

Q0.d = !PR & (CTEN & !Q7 # !CTEN & !Q0) # PR & S0;

　シフトレジスタ本体の記述の一部。Q0.dはD-FFの入力。同期プリセットを無効にしたのでここでプリセットできるよう式に記述。あと、CTEN入力でシフト動作とホールド動作の切り替え。

　LFSR8.simファイルでコンパイル結果を確認できる。

　GALで扱う論理くらいではあまり関係ないかもしれないが、WinCUPLにはコンパイルオプションで論理圧縮のアルゴリズムを選ぶことができる。

GAL16V8での記述説明：

　ピン数制限によりプリセット機能はなし。

https://gist.github.com/houmei/08b9eb0da63171cd523eec008b6110d5

16V8でD-FFを使うにはRegistered Modeを指定する。このときPin 1はCLK入力、Pin 11はOutput Enable入力固定となる。

Device  G16V8MS;

　デバイス指定でRegistered Mode を指定する。G16V8記述で自動推定もできるらしい。

/* [Q0..7].oe = OE; */

　拡張子.oeは指定できずPin 11決め打ちとなる。

/* [Q0..7].sp = 'b'0; */

/* [Q0..7].ar = RESET; */

　拡張子.sp、.arは指定できない。パワーオン時のD-FFの初期値はデータシート読んでみたけどわからなかった。

Q0.d = CTEN & !Q7 # !CTEN & !Q0;

　パワーオン時の初期値が'0'と仮定するとLFSRは0のままなのでD-FFの入出力を反転させた。昔どこのPLDか忘れたけど初期値が'1'のデバイスがあって悩んだ覚えが。

　いま気付いたがRESET入力を式に混ぜて初期化するのを忘れた。次の機会に。

　その他、状態遷移を記述するSequenced文を使うとFFの使用が推定される。ただしSequenced文は複数書けないようだ。よく考えたらそりゃそうだなんだけど、4bitCounterを2つ記述しようとして2つめのSequenced文が無視され失敗した。

　あと、WinCUPLがコンパイル後毎回落ちるのもちょっと困る。Windows10を色々アップデートする前は動いていたんだがもともとWindowsXP用のソフトなのでしょうがないか。

宇宙空母ギャラクティカ(劇場版1978年) [Blu-ray]

ローレッタ・スパング

ジェネオン・ユニバーサル

2013-11-27

Z80に68系の周辺LSIをつなぐ(調査)

　調べ物をしていてたまたま見つけたのだが、Z80に68系の周辺LSIを接続している例を見つけた。

　これはAKAIのサンプラーS612の回路図。~IORQの反転がACIA HD6850PのEクロックとして与えられている。~IOREQはZ80のI/O空間へのアクセス時にenableになる信号で定期的に出ているわけではない。

　似たような回路でSHARP X1ではCRTC HD46505のレジスタの読み書き時のみE入力に一発パルスが与えられるようになっている。

http://www.x1center.org/resource/schematic.html

　これ規格を満たしていないんじゃ？と思ったけどHD6850PはEクロックのHの幅とLの幅は最小値だけ定義していて最大値はないのでこれでいいらしい。MC6850も同様だった。ACIAは送受信用のクロック、CRTCはビデオタイミング用のクロックを外部から与えるのでCPU側から読み書きするEクロックはこれでもよいみたい。

　Z80のCLKに対して~MREQは2サイクル分、~IORQは3サイクル分enableになるのでZ80-4MHzに対して68系の周辺LSIは1MHz品で良さそう。(I/O空間の場合はZ80-6MHzまで)

1個セット MC6850P MC6850 DIP-24

Lufasa

PLDR6502：SBC6800で6502を動かすボード

　電脳伝説さんのSBC6800をベースにCPU部分を差し替えるだけで6502にするドータボード、PLDR6502を作りました。

※PLDR6502基板配布中です。twitter経由でご連絡ください。

ほうめい　マイコンで遊んでばっかりで@houmei

SBC6800用の6502ボード、PLDR6502を少数ですが無償で配布します。希望される方はDMにて送付先の郵便番号・住所・氏名をご連絡ください。定形外郵便にて発送予定。基板に製造上の不良があった場合はゴメンね。SBC6800を… https://t.co/leMsxS9Es7

2020/10/05 18:44:19

・SBC6800を改造して6502を動かす

・SBC6800を改造せずに6502を動かす＆unimon_6502の移植

上記改造については各所で追試していただきました。

6502CPUでマイコンボード(1)(KUNINET BLOG)

SBC6800のプチ改造で6502を動かす(電脳伝説)

SBC6800で6502を(Electrelic 電子的遺物の世界へようこそ)

　PLDR6502はSBC6800上の6800を外して代わりに取り付けるだけで6502ボードにすることができます。以前行ったLS138の改造は不要です。

- PLDR6502回路図 -

・W65C02S-RDYはR1でプルアップ/NMOS 6502、R65C02では~HALT。J4ショートで接続可(通常オープン)

・W65C02S-VPBはJ3オープン/NMOS 6502、R6502はJ3ショートで電源接続(実際にはオープンのままでも問題ない)

・プルアップ抵抗R3はSBC6800側LS138に与えられるVMA信号の代わりで常にenableにする

・R5~R12はW65C02Sのデータバスプルアップ用。省略可

・パスコンC1は省略可

- 組み立て -

　PLDR6502は秋月電子C基板サイズ(72x47mm)です。

必要な部品：

丸ピン40P ICソケット x1

40P ICソケット x1

40P 連結ピン x1

抵抗 3.3K〜10KΩ x4 または4素子集合抵抗

　裏面のSBC6800との接続部分に丸ピンICソケットをハンダ付け後、ソケットの桟を切断。ICソケットは脆いものもあるので注意。

 　基板の表側に先程ハンダ付けしたICソケットのピンがこれからハンダ付けする6502用のICソケットと干渉するので切り詰める。

　40P ICソケットとプルアップ抵抗R1~R4をハンダ付け。ここでは集合抵抗を使用。

　これを動作するSBC6800上の6800と交換して連結ソケットを使い取り付け。ROMも6502用のものに交換。

　これは集合抵抗を使わずバラの抵抗を使った例。

　連結ソケットを直接ハンダ付けして取り付けることもできますが、SBC6800のDIP部品をソケット経由で取り付けている場合少し干渉します。ハンダ面から突き出たピンをカット。

　丸ピンICソケットをPLDR6502の裏面に取り付け、SBC6800との間を連結ピンで接続すれば干渉しません。

連結ピンは以下のもので確認しました。(いずれも秋月電子)

【P-00269】　丸ピンＩＣ用連結ソケット（両端オスピン・１列２０Ｐ）　１×２０
【P-00268】　連結ソケット（両端オスピン）４０Ｐ

　設計データ一式はinventhubで公開しています(KiCad 5.1.6)。PLDR6502V01L01.zipはガーバー一式でこれをそのままpcbgogoに発注できます。

※inventhubはプリント基板の配置配線を表示できますが.jpgや.pngを今のところ直接表示できません。

　さて最後に。この基板の名前はパイルダー6502と呼ぶんじゃ。これが言いたかった……

ポピニカ魂 PX-04 ホバーパイルダー

BANDAI SPIRITS(バンダイ スピリッツ)

2009-06-27