QuartusII 12.1 Windows 32bit
ゼロサプレスのデコーダ作ってて、どんな回路が作られてるのだろうと覗いてみた。QuartusIIの[Tools]→[Netlist Viewers]→[RTL Viewer]
追記：
※この回路はゼロサプレス部分にミスがあります。
入力がすべて０の判定を三項演算子でやると、コンパレータになってる。
assign bout=(bcd==4'b0000)?1'b1:1'b0;
assign bout=(~(|bcd));
Flow Status Successful - Sat Jan 26 18:37:14 2013
LEが2個少なくなった。差はないと思っていたんだけど、記述での最適化は効くということだろうか。
ゼロサプレスのデコーダ作ってて、どんな回路が作られてるのだろうと覗いてみた。QuartusIIの[Tools]→[Netlist Viewers]→[RTL Viewer]
追記：
※この回路はゼロサプレス部分にミスがあります。
入力がすべて０の判定を三項演算子でやると、コンパレータになってる。
assign bout=(bcd==4'b0000)?1'b1:1'b0;
Flow Status Successful - Sat Jan 26 18:40:00 2013
ゲートレベルで考えるとちゃんとゲートになっている。Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition
Revision Name fizzbuzz
Top-level Entity Name fizzbuzz
Family Cyclone III
Device EP3C16F484C6
Timing Models Final
Total logic elements 112 / 15,408 ( < 1 % )
Total combinational functions 101 / 15,408 ( < 1 % )
Dedicated logic registers 67 / 15,408 ( < 1 % )
Total registers 67
Total pins 57 / 347 ( 16 % )
Total virtual pins 0
Total memory bits 0 / 516,096 ( 0 % )
Embedded Multiplier 9-bit elements 0 / 112 ( 0 % )
Total PLLs 0 / 4 ( 0 % )
assign bout=(~(|bcd));
Flow Status Successful - Sat Jan 26 18:37:14 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition
Revision Name fizzbuzz
Top-level Entity Name fizzbuzz
Family Cyclone III
Device EP3C16F484C6
Timing Models Final
Total logic elements 110 / 15,408 ( < 1 % )
Total combinational functions 99 / 15,408 ( < 1 % )
Dedicated logic registers 67 / 15,408 ( < 1 % )
Total registers 67
Total pins 57 / 347 ( 16 % )
Total virtual pins 0
Total memory bits 0 / 516,096 ( 0 % )
Embedded Multiplier 9-bit elements 0 / 112 ( 0 % )
Total PLLs 0 / 4 ( 0 % )
LEが2個少なくなった。差はないと思っていたんだけど、記述での最適化は効くということだろうか。
