キーサイトエンジニアブログ

アジレントの電子計測事業は、キーサイト・テクノロジーとして新たなスタートをきりました。
http://www.keysight.co.jp

このブログは会社の公式見解や社員を代表するものではありません。製品/サービス、技術的なお問い合わせは上記ウェブサイトのお問い合わせ窓口までお知らせ下さい。

ここでは、ASIC(特定用途向け集積回路)に関する諸々を説明しています。しかし、何のために?誰が安いオシロスコープのアーキテクチャーを気にかけるでしょうか?重要なのは、それがいかに適切に動作するか、ということです。そのために、キーサイトは、オシロスコープ専用のチップを開発しているのです。
カスタムASICは何の根拠もなく実現したわけではなく、それには数年に渡る計画と研究開発の努力が費やされています。以下は、ASICを作成するのに必要なものを上位レベルで見たものです。

ASICの作成
ASICの作成にはいくつかの異なるステップ(とチーム)が必要です。何よりも先に、長期の製品プランがなければなりません。この先の5~10年を見越したときに、デザイナーに必要なものは何でしょうか?将来の製品は、時にはASICが必要になる新しい仕様や機能を備えているはずです。それを決めるために、製品プランナーとASICプランナーが密に打ち合わせを行っています。

プランニング
まずは、プランニングチームです。彼らの課題は「これから2、3年の間、どのようなチップが必要なのか?-それを作ろう。」ということです。さらに、「これから2、3年の間、いつでも入手できるものは何なのか?-それは作るのをやめよう。」と考えます。プランナーは、使用する物理プロセス(トランジスタのサイズ、コアバウンド対IOバウンド)も決定します。

また、ASICは一般的に2種類のカテゴリーに分類されます。デジタルとアナログです。アナログチップは、本質的にシグナル・コンディショニング・チップで、信号をより好ましい形状に調整するようにデザインされます。デジタルチップは、本質的にFPGAを簡素化したもので、データ入力処理とコヒーレントなデータ出力を行えるようにデザインされます。例えば、キーサイトのMegaZoom ASICは、データをオシロスコープのフロントエンド回路およびADCから取り込み、波形、測定、その他の解析結果を出力します。

001


フロントエンド/RTLデザイン
プランニングによってチップがうまく定義できれば、フロントエンドチームの出番です。彼らは「レジスタ転送レベル(RTL)」のデザインに責任をもちます(通常は、VerilogやVHDLにも時間を費やします)。彼らの目標は、チップの物理モデルではなく、デジタル機能モデルを作成することです。RTLチームは、最終的に、チップのデザイン仕様を引き受け、それをチューニングして実際の論理/計算モデルに落とし込む責任があります。これを行うには、デジタルデザイン「コンポーネント」と、加算器、ステートマシン、パイプラインなどの手法を使用します。

フロントエンドチームが作業しているときに、RTLのバグをチェックするテストチームも参加します。

テストチームによってRTLが機能することが証明されれば、これを「ネットリスト」に「合成」します。これは、本質的に、RTLを論理ブロックから個々の論理ゲートに変換することを意味します。今日ではソフトウェアによって処理していますが、これが手作業だった時代もあり、エンジニアは真理表とカルノー図を使用していました[https://en.wikipedia.org/wiki/Karnaugh_map]。その後、チップの処理の規模に応じたネットリストのタイミング遅延やその他のパラメータをチェックします。

バックエンド
論理の検証が終了した後、物理的にチップを実装します。これは一般的に「フロアプランニング」と呼ばれます。フロアプランナーは恐ろしく高価なソフトウェア(50万ドル)を使用してRTLをチップのフットプリントに配置します。

これには、まず、全体的なデザインブロックの配置をチップ上で行います。チップが適切に機能するには、同じ演算処理に使用されるゲートが互いに近接していなければなりません。また、デザイナーは、パワーがチップ全体に適切に分配されることを確認する必要もあります。パワーインテグリティーはゲートの動作速度に影響を与えるので、チップ性能に不可欠な要素です。ゲートで得られる電圧が低いと、期待よりも動作が遅くなり、タイミングエラーが発生する可能性があります。クロックツリーもこの時点で追加されます。クロックツリーはクロック分配回路で、確実にクロックが同時に各ゲートに到達するようにデザインされています。クロックエッジが到達するタイミングがチップの場所によって異なると、深刻なタイミングエラーが生じる可能性があります。

配置の完了後は、ソフトウェアでゲート間の接続を自動配線します。「自動配線は信用するな」というフレーズはよくご存知だと思います。しかし、このケースでは、自動配線を行なうしかありません。数百万もの接続配線を手動で行うことは不可能に近いからです。

002

最後に、プロセス全体を通して検討される問題は、デザインが実際に製造可能かどうかということです。これはDRC(デザイン・ルール・チェック)と呼ばれます。基本的に、これは、ルールデザイナーがソフトウェアに対して、どのアーキテクチャーが物理的に可能なのか、または不可能なのかということを知らせるためのルールセットです。

テープアウト
フロントエンドおよびバックエンドチームの作業の後はお楽しみの時間です。このステージは「テープアウト」と呼ばれ、最終的なデザインが製造向けに準備されます。大規模なファイルがファブに送られ、ファブはASICの各層のフォトマスクを作成します。1つのチップに30~50個のマスクがあることも珍しくありません。

製造
マスクが作成された後、さまざまな手法を使用してチップを製造します。通常、フォトリソグラフィー、酸浴、イオン注入、ベーキング、金属スパッター析出を組み合わせて使用します。各シリコンウエハーには、何十個もまったく同じレイアウトがあり、これが後で別々のチップにカットされます。

完成したウエハーで、その後、製造エラーのテストが行われます。ウエハーのサイズとプロセスの複雑さによって、通常、プランナーは各チップの故障率を予測できます。マスクの下の僅かな埃のような些細な異常によって、チップに障害が生じる可能性があります。「スキャンテスト」を使用して各ゲートをチェックします。スキャンテストには、チップ上のすべてのシングルゲートをテストする定義済みの信号パターンが含まれていて、出力は予測出力と比較されます。チップが合格すれば、個々のダイにカットされます。

パッケージ
問題のないダイをパッケージに配置して、再度、テストします。通常は、パッケージチームがダイ用のカスタムパッケージをデザインして、シグナルインテグリティー、コスト、温度による変動、信頼性を検討する必要があります。多くの場合、キーサイトでは、ハードウェアコストを低減してオシロスコープの信頼性を上げるために、アップデートされたテクノロジーを使用して既存のASICパッケージを再デザインしています。

例えば、オシロスコープのADCは従来のオシロスコープで使用されているものと同じASICです。しかし、時間とともにパッケージを改善して、パッケージコストを5分の1近くまで削減しています。このようなコスト削減のおかげで、かつては上位レベルのオシロスコープにのみ使用されていたものを、現在は安価なオシロスコープに使用できるのです。

サポート回路
チップの製造、テスト、パッケージが終了しても、まだ、サポート回路を作成する必要があります。例えば、オペアンプを抵抗と組み合わせて構成しない場合は、オペアンプは何に役立つのでしょうか?しかし、そのトピックは別の投稿にしましょう。

最後に
さて、皆さんは独自のASICのデザインを進めるときにこのような手順を使用したくないかもしれませんが、ASICを作成するのに必要なものは十分に理解できたはずです。多くの作業がありますが、多くの場合、FPGAよりも優れた利点は投資価値があることです。キーサイトのオシロスコープに搭載する場合、キーサイトは異なるASICを少々使用しています。アナログASICは、フロントエンド、カスタム低ノイズADC、さらに、オシロスコープの頭脳としてのカスタムプロセッサに多く使用しています。これにはかなり膨大な開発費が伴いますが、同じチップを45,000ドルと450ドルのオシロスコープに使用できるのは、キーサイトだからこそなのです。


関連情報
オシロスコープ・ラーニング・センター
キーサイトのオシロスコープ ラインナップ
Keysight Oscilloscopes YouTube channel

0 dBから無限大まで、さまざまになりえます

信号測定とは、常に、わからない信号と測定デバイスからの寄与が結合された結果であることを、多くのRFエンジニアは知っています。私たちが、通常、考えるのはパワーなので、何十年もの間、最も一般的な測定はパワースペクトラムでした。この場合、特定の周波数で測定された平均パワーは、測定しようとしている信号に、アナライザの寄与による余分な「要素」が加算された結果と言えます。

多くの場合、表示された数値は受け入れられるもので、アナライザの寄与は無視しても問題ありません。なぜなら、アナライザの性能は、私たちが測定している信号の性能よりも非常に優れているからです。しかし、問題の信号が、アナライザ自体の寄与と比較して非常に小さい場合は、状況が非常に難しくなります。通常、そのような状況に思いがけずに遭遇するのは、高調波、スプリアス信号、相互変調(またはデジタル変調の類、隣接チャネル漏洩電力、ACPR)を測定しているときです。

このような状況について、以前に説明したことがあります。特に、アナライザのノイズフロア付近のスプリアス測定で生じる状況です。

CW信号とアナライザのノイズフロアの加算を図示したもの。見かけ上の信号と実際の信号、実際のS/N比と表示S/N比の図。

アナライザのノイズフロア付近のCW信号の測定の拡大表示。アナライザ自体が発生する雑音は、信号レベルと信号/雑音の両方の測定に影響を及ぼします。

見かけ上の信号は、信号パワーとアナライザの内部雑音パワーが加算されたものです。例えば、実際の信号パワーとアナライザのノイズフロアが同じ場合、測定結果は3 dBだけ高くなります。

しかし、加算されたパワーがノイズの形状であることを理解することが重要です。ノイズはどれも信号にコヒーレントではありません。測定および信号処理の多くの領域では、ノイズと信号が一般的にインコヒーレントであることが重要な前提条件です。

この前提条件が知らず知らずのうちに成立していないときに、私たちは戸惑うのです。問題を視覚的に把握しやすいように、このようなCWサンプルをタイムドメインで加算することを考えてみましょう。

振幅が等しい2つのCW信号を加算したものを図示したもの。相対的な位相の影響を示しています。同位相を加算すると、合計パワーが6 dBも個々の信号よりも高くなります。一方、逆位相を加算すると最終的なパワーはゼロになります。

コヒーレント信号を加算すると、相対的な振幅/位相に応じて、結果がさまざまに変わる可能性があります。このように振幅が等しいサンプルの場合、電圧が2倍、すなわち、パワーが6 dBも高い信号(上の図)になったり、まったくパワーがない信号(下の図)になったりします。

以前の投稿で、ログスケールのパワースペクトラム測定と、ときどき驚くような結果になることがある例を説明したことがあります。上の図は、コヒーレント信号の実際の関係を、2つの特殊なケースで図示したものです。特殊なケースとは同相または逆相の振幅が等しい信号です。

2つの信号の位相が同じ場合は、信号の加算によってパワーが4倍になり、振幅は6 dB高くなります。逆位相の信号は互いに打ち消し合うため、事実上、測定対象の信号が隠れて、測定ノイズフロアのみが表示されることになります。実際の測定は、位相の関係によって、このような両極端の間のどこかに落ち着きます。

このようなコヒーレントな加算/減算は、一般的に、スプリアス信号では問題になりません。しかし、高調波/相互変調/ACPR測定では問題になる可能性があります。なぜなら、これらの測定では、アナライザ自体の歪み成分がテスト対象の信号とコヒーレントになるからです。いくつかの歪み成分が加算されて異常に高いパワー測定になったり、別の成分が打ち消し合って本当の歪み成分が見落とされたりすることがあります。

私が考えているRFエンジニアの教訓を2つ述べましょう。1:非常に小さな信号を測定するときに期待する確度を実現するために、少し余裕のある高めの性能が必要になる測定があります。2:信号の加算と平均パワーの結果に必要な前提条件に注意することです。

別の投稿で、以上の教訓を適用してACPR測定を最適化する方法について私たちが学んだことを説明しようと思います。それまでは、歪み測定に関する詳細を、信号解析の基礎のページでご覧ください。

*この記事は、キーサイト・テクノロジーの英語ブログに掲載されたものを和訳したものです*

1970年代、私が南フロリダ大学の電子工学科の学生だったとき、好きな講義は、制御システムとアナログ回路の基礎の2つでした。これらの講義が大好きだった理由の1つに、ボード線図を描けるようになったことがあります。わかっています。奇妙に聞こえますね。理論的な極と零を特定したり、ボード線図を緑色のグラフ用紙に手書き(鉛筆と用紙と定規)で作成したりするのが本当に楽しかったのです。ボード教授に感謝です。
1
しかし、私が研究所に入所して、回路設計やテストの担当になり、パッシブまたはアクティブフィルターのような回路の周波数応答を検証していた頃は、周波数応答アナライザ(ネットワーク・アナライザと呼ばれることがあります)を目にすることはありませんでした。

当時、ヒューレット・パッカード社(キーサイトの前身)のような計測器メーカーが提供していたネットワーク・アナライザは非常に特殊で高級な複数の測定器から構成されたシステムでした。電子工学科の研究室にある、このような高級な測定器は使用せずに、入力正弦波の周波数をファンクションジェネレーターで変更しながら、オシロスコープで複数のVIN、VOUT、Δtの測定値を取得するのがテストプロセスでした。15~20回の測定を実行した後、信頼できる計算尺を使用して多くの測定データポイントを利得(20LogVOUT/VIN)や位相(Δt/T×360)に変換したものです。その後、以前のように緑色のグラフ用紙に結果をプロットして、理論的なプロットと比較していました。

手書きで理論的な結果をプロットする時代は終わりました。現在、多くの工学部の学生はプロットにMATLAB®を使用しています。そして、研究室でも、オシロスコープとファンクションジェネレーターを使用して個別の周波数を設定しながら複数のVINとVOUTの測定値を取得する時代は終わったに違いありません、そう思われますよね?その後、計測器業界は、現在、利得/位相プロットを自動的に作成できるさまざまな周波数応答アナライザ(FRA)とベクトル・ネットワーク・アナライザ(VNA)を提供しています。しかし、あの時代は終わっていないのです!多くの大学の電子工学科の授業用ラボでは周波数応答アナライザを配備していません。ほとんどすべての電子工学科の学生が、私が大昔に使用していたものと同じ、手間のかかる手法で回路の周波数応答をテストしています。なぜでしょうか?

多くの人は今でもFRAとVNAは特殊な測定器だと思っています — 特に大学の環境ではそうなのです。さらに、これらの測定器の価格は最低でも$5,000前後で、この価格からさらに高くなります。テストを短時間で行えるようにするために、このような種類の測定器に頼っているハイテク業界の人々は、それほど高い価格に思われないかもしれませんが、大学の多くは厳しい予算によって運営を行う必要があります。一般的な学生用のラボベンチ(基本的な2チャネルオシロスコープ、ファンクションジェネレーター、デジタル電圧計(DVM)、電源など)は、今日、約$2,000で購入できます。テストステーション当たりさらに$5,000を投入して、学生の授業用ラボ全体にFRAを配備したら、多くの電子工学科のラボの予算が干上がってしまいます。
2
しかし、現在は、多くの電子工学科の学生にとって、複数のVINとVOUTをオシロスコープで測定して利得/位相のボード線図をプロットするプロセスの時代は終わろうとしています。少なくとも、キーサイトの新しいオシロスコープをラボに備えている大学生にとっては終わりです。キーサイトは、先日、ファンクションジェネレーターを内蔵した低価格オシロスコープファミリーを発表しました(図2)。最も優れている部分は、内蔵WaveGenファンクションジェネレーターと周波数応答解析を備えたモデル(EDUX1002GおよびDSOX1102G)に別のものを買い足さなくても、オシロスコープで自動周波数応答解析(利得/位相のボード線図)を実行できる点です。この機能(オシロスコープ、ファンクションジェネレーター、周波数応答解析)のすべてを、たった$600前後で入手できるのです。この新しいオシロスコープを使用して測定したパッシブ・バンドパス・フィルターの特性評価の例を見てみましょう。

図3は、テストを行ったRLC回路の回路図です。低周波では、1 μFのキャパシタがこの回路のインピーダンス(XC=1/2πfC)の大部分を占め、VINのほとんどがVOUTになるのをブロックされます。高周波では、10 μHのインダクター(XL=2πfL)によって、入力のほとんどが出力になるのをブロックされます。しかし中間帯域の周波数では、50 Ωの負荷抵抗が支配的になり、多くのVINがVOUT(約0 dB)に出力されます。定義では、これがバンドパスフィルターです。次に、これを、ファンクションジェネレーターと周波数応答解析機能を内蔵した、キーサイトの新しいオシロスコープでテストします。
3
最初に、ファンクションジェネレーターの出力をVINに接続し、オシロスコープの1チャネルにVINを、2チャネルにVOUTをプローブ接続します。図4は、周波数応答解析のセットアップメニューです。適切な接続ができるように指示するブロック図が表示されます。これにより、VINをプロービングするチャネル、VOUTをプロービングするチャネル、最小テスト周波数、最大テスト周波数、テスト振幅を定義することもできます。このテストでは、すべてデフォルト設定を使用します。Run Analysisを選択すると、オシロスコープが1回のテストを実行します。これを「掃引」と呼ぶこともあります。

4
図5はテスト結果です。青色のトレースが利得(dB)でディスプレイの左側にスケール値が表示されています。オレンジ色のトレースが位相(°)でディスプレイの右側にスケール値が表示されています。ペアのマーカーを使用して、任意の周波数の利得/位相値を測定することもできます。オシロスコープは、自動的に振幅/位相のスケール値を最適化します。しかし、テストを完了した後、ユーザーが独自のスケール値を手動で設定することもできます。おそらく、これが、現在の市場で最も使いやすい周波数応答アナライザです。少なくとも、私の見解ではそうです。EDUX1002GまたはDSOX1102Gを購入すれば、1000 Xシリーズの基本モデル($449)にわずか$200を追加するだけでこのような機能が標準($0)で付属するのですから、最も安いFRAに違いありません。しかも性能も劣りません。革新的な測定アルゴリズムを使用して、この測定器は0 dBm(224 mVrms)の入力で最大80 dBのダイナミックレンジを実現可能です。

6
キーサイトのこの新しいオシロスコープ機能を使用して、私の作業時間は大幅に短縮できたことは確かです。同様に、必ず、電子工学科の学生も多くの時間を短縮できますので、ラボで割り当てられた作業を期限内に完了できるでしょう!

MATLABはMathWorks社の登録商標です。

関連情報
オシロスコープ・ラーニング・センター
キーサイトのオシロスコープ ラインナップ
Keysight Oscilloscopes YouTube channel

↑このページのトップヘ